一、軟件環(huán)境（WIN2000、XP）

       基于QuartusII和NiosII的SOPC系統設計；

       SOPC Buider（定制處理器及外設接口）；

       NiosII IDE（軟件集成開(kāi)發(fā)環(huán)境）；
二、SOPC核心板簡(jiǎn)介

       由于FPGA與存儲器直接進(jìn)行高速數據交換。所以成在很多干擾因素，因此這也是很多 開(kāi)發(fā)板速度很難提高的關(guān)鍵原因。所以我們在設計的時(shí)候盡量靠近FPGA芯片。這樣就*大限度減少因為布板所造成的干擾因素。 我們的開(kāi)發(fā)板的SDRAM和FLASH采用獨立的總線(xiàn).這樣就為初學(xué)者提供了更加方面靈活的設計途徑.同時(shí)開(kāi)發(fā)板采用了獨特的跳線(xiàn)設計方式,可以在一塊 PCB板上使用EP1C6和EP1C12兩種不同容量的FPGA芯片,用戶(hù)在進(jìn)行設計的時(shí)候如果感覺(jué)資源不夠可以 選用大容量的FPGA芯片.

1。支持EPCS1和EPCS4
  EP1C6選用EPCS1配置芯片,EP1C12選用EPCS1配置芯片。

2。16M Byte 高速SDRAM
  一片4M×32Bit SDRAM ，*高133MHz讀寫(xiě)速度；MT48LC4M32B

3。2M Byte  通用型FLASH 可以升級到4M BYTE
  一片1M×16bit(64Mbit) AM29LV160，90ns讀寫(xiě)速度； 可以配置為16位或8位模式.
  靈活的頁(yè)面方式，可以用來(lái)存儲FPGA配置文件或者操作系統鏡像文件；

   由于EP1C6QC240C8芯片*高運行頻率80M。50M頻率是可以滿(mǎn)足大多數應用的，由于我們沒(méi)有將晶振直接焊接在板上。而是通過(guò)晶振插座，所以用戶(hù)能夠方便的根據使用情況，更換不同頻率晶振。板上所有GCLK都已經(jīng)引出。如果和我們的EDA3.2主板進(jìn)行搭配連接,這樣就可以擁有5個(gè)以上的時(shí)鐘 源,并且可以方便的更換不同時(shí)鐘頻率。

 

程序清單
HDL實(shí)驗程序清單
1	\UART_IN_HDL	用HDL語(yǔ)言寫(xiě)的串口通訊程序
2	\LCD1602	一個(gè)LCD1602的顯示試驗程序.
5	\PS2_LCD	ps/2鍵盤(pán)輸入，PS2鍵盤(pán)輸入lcd上顯示輸入的字符實(shí)驗
6	\PS2_RS232	實(shí)現PS/2接口與RS-232接口的數據傳輸，
7	\light	彩燈控制實(shí)驗  實(shí)驗平臺上的8個(gè)LED實(shí)現常見(jiàn)彩燈實(shí)驗。
8	\SRAM_TEST	HSNIOS1C板上的SRAM實(shí)驗程序
9	\LED	板上面的LED控制程序。
NIOS部分實(shí)驗程序
1	\LCD_FLASH	一個(gè)用NIOS寫(xiě)的完整的LCD演示程序.并且程序可以下載到FLASH內運行.
2	\UART_IN_NIOS	用NIOS寫(xiě)的開(kāi)發(fā)板到PC  RS232通訊實(shí)驗程序
3	\TESTALL	用NIOS寫(xiě)的系統全檢程序
4	\SEG7LED	板上的LED和數碼管顯示實(shí)驗程序.
5	\ST_UCLINUX	一個(gè)標準Uclinux工程實(shí)驗